1.EDA是“半導體皇冠上的明珠”

1.1. EDA 是用于 IC 設計生產的工業(yè)軟件

EDA 是用來輔助超大規(guī)模集成電路設計生產的工業(yè)軟件。EDA 全稱是電子設計自動化（Electronic Design Automation），是指用于輔助完成超大規(guī)模集成電路芯片設計、制造、封裝、測試整個流程的計算機軟件。隨著芯片設計的復雜程度不斷提升，基于先進工藝節(jié)點的集成電路規(guī)模可達到數(shù)十億個半導體器件，不借助 EDA 已經無法完成芯片設計。EDA 與產業(yè)鏈結合愈加緊密，已經成為提高設計效率、加速技術進步的關鍵推手。

EDA 幾乎涉及集成電路的各個方面。在設計生產流程方面，EDA 被應用在芯片系統(tǒng)的設計、制造、封裝、測試全流程，涉及給芯片設計公司使用的設計類軟件和給晶圓廠使用的晶圓制造軟件等。從電子系統(tǒng)層級上看，EDA 包括芯片、多芯片模塊和印制電路（PCB）板多個層級。

EDA 杠桿效應、經濟效應顯著。根據(jù) ESD Alliance 和 WSTS 數(shù)據(jù)，2020 年全球 EDA 市場規(guī)模僅為 115 億美元，卻撬動著 4404 億美元市場規(guī)模的半導體行業(yè)。一旦 EDA 這一產業(yè)鏈基礎出現(xiàn)問題，整個集成電路產業(yè)都會受到重大影響，EDA 行業(yè)也是 最容易被外國“卡脖子”的關鍵領域。此外，EDA 對于節(jié)省芯片設計成本有著舉足輕重 的作用。根據(jù)加州大學圣迭戈分校 Andrew Kahng 教授在 2013 年的推測，2011 年設計 一款消費級應用處理器芯片的成本約 4,000 萬美元，如果不考慮 1993 年至 2009 年的 EDA 技術進步，相關設計成本可能高達 77 億美元，EDA 技術進步讓設計效率提升近 200 倍。以新思科技（Synopsys）2021 年 8 月推出的 EDA 設計平臺 DSO.ai 為例，通過引入人工智能，芯片設計中不需要去完整模擬無數(shù)次可能的布局，可以讓芯片設計在研 發(fā)成本上減半，研發(fā)時間甚至也可以從 24 個月減少到 2 周。

1.2. EDA 的分類

針對不同種類芯片，EDA 有不同的工具。集成電路芯片（Integrated Circuit Chip， 簡稱 IC）從結構上可以分為數(shù)字 IC、模擬 IC 和數(shù)模混合 IC。數(shù)字 IC 指用于傳遞、加 工、處理數(shù)字信號（0 或 1 的非連續(xù)信號）的 IC。模擬 IC 指處理連續(xù)性的光、聲音、速度、溫度等自然模擬信號的 IC。數(shù)模混合 IC 指同時包含模擬電路部分和數(shù)字電路部分的 IC。數(shù)模混合 IC 中通常模擬電路是核心，數(shù)字電路用來控制模擬電路實現(xiàn)特定的算法。在 IC 設計部分，EDA 軟件主要有模擬 IC 和數(shù)字 IC 的兩大類設計軟件。

從設計步驟上芯片設計分為前端設計和后端設計。前端設計和后端設計并沒有統(tǒng)一嚴格的界限，根據(jù)具體公司和產品會略有不同。一般來講用設計的電路實現(xiàn)想法就是前端設計；將設計的電路制造出來，在工藝上實現(xiàn)想法就是后端設計。這就好比修蓋房屋，建筑設計圖就屬于前端設計，設計出房子的外部造型和內部結構；建筑施工圖屬于后端設計，細化到建筑施工的步驟、方法和材料的用量、選擇。

從設計維度上芯片設計可以分為五個層級。設計類 EDA 工具根據(jù)設計方法學的不同，按照設計層級自上而下，可進一步細分為行為級、系統(tǒng)級、RTL 級、門級、晶體管級 EDA 工具。各層級 EDA 工具的仿真和驗證精度依次提升、速度依次降低，其擬實現(xiàn)的目標和應用場景也有所不同。例如高層級的系統(tǒng)和行為級仿真和驗證主要適用于產品設計早期的原型驗證，評估產品原型的性能和功能；最底層的晶體管級仿真和驗證則主要決定了最終產品的性能和良率。針對于大規(guī)模集成電路，設計方法往往從系統(tǒng)和行為級設計開始，逐層設計、仿真、驗證和實現(xiàn)，并輸出可以交付制造的晶體管級版圖信息。

數(shù)字芯片和模擬芯片設計流程有很大不同。數(shù)字 IC 設計主要在抽象級別上完成， 不需要關注門/晶體管級放置和路由的細節(jié)，對設計人員經驗要求相對較低。模擬 IC 設計通常涉及每個電路的個性化特點，甚至涉及每個晶體管的大小和細節(jié)，設計和驗證更為復雜，對設計人員經驗要求更高。

從設計自動化程度上芯片設計又可以分為全定制、半定制設計，全定制主要用于模擬芯片，半定制用于數(shù)字芯片。全定制設計是指基于晶體管級，所有器件和互連版圖都用手工生成的方法。這種設計的很多工作要由人工完成，不便于直接利用現(xiàn)存電路的成果，設計周期較長，成本也高。全定制設計多用于模擬 IC 和數(shù)模混合 IC。半定制設計是基于門陣列和標準單元的，按用戶所需功能，把成熟的、已優(yōu)化的單元連接起來。半定制設計成本低、周期短、芯片利用率低，適合于小批量、速度快的生產，多用于數(shù)字 IC。

正因為數(shù)字芯片在抽象級別上完成，且對自動化程度要求更高，因此數(shù)字IC類EDA 工具的技術門檻更高。

1.3. EDA 的歷史：從 CAD 到 EDA

第一階段：計算機輔助設計（CAD）時代。在集成電路應用的早期階段，集成電路集成度較低，設計、布線等工作由設計人員手工完成。20 世紀 70 年代中期開始，隨著芯片集成度的提高，設計人員開始嘗試將整個設計工程自動化，使用計算機輔助設計 （CAD）進行晶體管級版圖設計、PCB 布局布線、設計規(guī)則檢查、門級電路模擬和測試等流程。

第二階段：計算機輔助工程（CAED）時代。1980 年卡弗爾·米德和琳·康維發(fā)表 的論文《超大規(guī)模集成電路系統(tǒng)導論》提出了通過編程語言來進行芯片設計，是電子設 計自動化發(fā)展的重要標志。EDA 工具也在這個時期開始走向商業(yè)化，全球 EDA 技術領導廠商新思科技（Synopsys）、楷登電子（Cadence）、西門子 EDA（2017 年收購的 MentorGraphics）分別于 1986 年、1988 年和 1981 年在美國成立。

第三階段：電子設計自動化（EDA）時代。20 世紀 90 年代以后芯片集成度的不斷提高和可編程邏輯器件的廣泛應用給 EDA 技術提出了更高的要求，也促進了 EDA 設計工具的普及和發(fā)展，出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術為特征的 EDA 技術。

第四階段：現(xiàn)代 EDA 時代。21 世紀以來，EDA 工具快速發(fā)展，并已貫穿集成電路設計、制造、封測的全部環(huán)節(jié)。對于上億乃至上百億個晶體管規(guī)模的芯片設計，EDA 工 具保證了各階段、各層次設計過程的準確性，降低了設計成本、縮短了設計周期、提高了設計效率，是集成電路產業(yè)產能、性能進步的源頭，EDA 工具的發(fā)展加速了集成電路產業(yè)的技術革新。同時伴隨著智能手機、4G/5G、物聯(lián)網(wǎng)等技術的發(fā)展，射頻 EDA 軟件迎來了發(fā)展的黃金階段。

1.4. EDA 的未來：與先進技術結合

后摩爾時代技術演進驅動 EDA 技術應用延伸拓展。后摩爾時代的集成電路技術演進方向主要包括延續(xù)摩爾定律、擴展摩爾定律以及超越摩爾定律三類，主要發(fā)展目標涵蓋了建立在摩爾定律基礎上的生產工藝特征尺寸的進一步微縮、以增加系統(tǒng)集成的多重功能為目標的芯片功能多樣化發(fā)展，以及通過三維封裝、系統(tǒng)級封裝等方式實現(xiàn)器件功能的融合和產品的多樣化。其中，面向延續(xù)摩爾定律方向，單芯片的集成規(guī)模呈現(xiàn)爆發(fā)性增長，為 EDA 工具的設計效率提出了更高的要求。面向擴展摩爾定律方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯片，EDA 工具需具備對復雜功能設計的更強支撐能力。面向超越摩爾定律方向，新工藝、新材料、新器件等的應用要求 EDA 工具的發(fā)展在仿真、驗證等關鍵環(huán)節(jié)實現(xiàn)方法學的創(chuàng)新。

后摩爾時代系統(tǒng)設計是 EDA 技術變化方向。在原有摩爾定律定義下，芯片性能提升主要來自工藝和架構，但工藝制程提升接近極限，摩爾定律顯著放緩。在此背景下，汽車、人工智能等領域的大型公司都開始定制自己的片上新系統(tǒng)，將其認定為自己差異化競爭的關鍵因素。因此，對于 EDA 廠商來說，把定位從芯片設計轉換到基于軟硬件協(xié)同的系統(tǒng)級設計是未來重要發(fā)展方向。

AI 和云技術促使 EDA 更加智能化和自動化。AI 智能化的目標是從現(xiàn)有的 EDA 使用過程中大幅減少芯片架構探索、設計、布局布線等重復性、低創(chuàng)造性工作的人力占比，利用 AI 算法進行自動架構探索、設計生成和物理設計。隨著芯片設計復雜度的提升，數(shù)據(jù)量和計算量直線上升，云技術的使用使得 EDA 軟件能夠具有彈性計算、安全儲存、快速更新等功能，從而滿足大數(shù)據(jù)量和計算量下的更高使用要求。

平臺化和服務化。現(xiàn)有 EDA 是“工具和 IP 集合包”，未來有望發(fā)展為 EDA 平臺，EDA 平臺化將更加方便設計、制造、測試、封裝上下游產業(yè)鏈相互溝通，共享資源。同時 EDA 平臺有望鏈接不同的設計、制造等廠商的橫向鏈接，促進生態(tài)建設。雖然智能化不斷提升，但仍需要人工支持提供服務，服務平臺的構建可以提供專業(yè)的咨詢和設計服務以及相關定制服務，從而滿足個性化的需求。

2.全球EDA市場寡頭壟斷，國產EDA市場快速增長

2.1. 全球 EDA 市場平穩(wěn)發(fā)展，三大巨頭壟斷

2020 年全球 EDA 市場規(guī)模為 115 億美元，已經進入平穩(wěn)發(fā)展期。根據(jù) ESDAlliance 數(shù)據(jù)，2020 年全球 EDA 市場規(guī)模為 115 億美元，2010-2020 年 10 年復合增速為 8%。根據(jù) Verified Market Research 數(shù)據(jù)，2028 年全球 EDA 市場規(guī)模有望達到 215.6 億美元，2020-2028 年 8 年復合增速為 8.21%。總體來看，全球 EDA 市場增速已經較為平穩(wěn)。

數(shù)字 IC 為 EDA 市場主要構成部分。從下游芯片市場情況來看，數(shù)字芯片占據(jù)大部分市場份額，根據(jù) WSTS 數(shù)據(jù)，2020 年數(shù)字芯片市場規(guī)模達到 3055.68 億美元，占整體集成電路市場的 84.59%。受下游需求的影響，數(shù)字 IC 構成了 EDA 市場的主要部分，根據(jù) ESD Alliance 數(shù)據(jù)，2019 年數(shù)字全流程 EDA 業(yè)務規(guī)模達到 36.04 億美元，占總體市場的 52.8%。

正因為數(shù)字芯片在抽象級別上完成，且對自動化程度要求更高，因此數(shù)字IC類EDA 工具的技術門檻更高。

1.3. EDA 的歷史：從 CAD 到 EDA

第一階段：計算機輔助設計（CAD）時代。在集成電路應用的早期階段，集成電路集成度較低，設計、布線等工作由設計人員手工完成。20 世紀 70 年代中期開始，隨著芯片集成度的提高，設計人員開始嘗試將整個設計工程自動化，使用計算機輔助設計 （CAD）進行晶體管級版圖設計、PCB 布局布線、設計規(guī)則檢查、門級電路模擬和測試等流程。

第二階段：計算機輔助工程（CAED）時代。1980 年卡弗爾·米德和琳·康維發(fā)表 的論文《超大規(guī)模集成電路系統(tǒng)導論》提出了通過編程語言來進行芯片設計，是電子設 計自動化發(fā)展的重要標志。EDA 工具也在這個時期開始走向商業(yè)化，全球 EDA 技術領導廠商新思科技（Synopsys）、楷登電子（Cadence）、西門子 EDA（2017 年收購的 MentorGraphics）分別于 1986 年、1988 年和 1981 年在美國成立。

第三階段：電子設計自動化（EDA）時代。20 世紀 90 年代以后芯片集成度的不斷提高和可編程邏輯器件的廣泛應用給 EDA 技術提出了更高的要求，也促進了 EDA 設計工具的普及和發(fā)展，出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術為特征的 EDA 技術。

第四階段：現(xiàn)代 EDA 時代。21 世紀以來，EDA 工具快速發(fā)展，并已貫穿集成電路設計、制造、封測的全部環(huán)節(jié)。對于上億乃至上百億個晶體管規(guī)模的芯片設計，EDA 工 具保證了各階段、各層次設計過程的準確性，降低了設計成本、縮短了設計周期、提高了設計效率，是集成電路產業(yè)產能、性能進步的源頭，EDA 工具的發(fā)展加速了集成電路產業(yè)的技術革新。同時伴隨著智能手機、4G/5G、物聯(lián)網(wǎng)等技術的發(fā)展，射頻 EDA 軟件迎來了發(fā)展的黃金階段。

1.4. EDA 的未來：與先進技術結合

后摩爾時代技術演進驅動 EDA 技術應用延伸拓展。后摩爾時代的集成電路技術演進方向主要包括延續(xù)摩爾定律、擴展摩爾定律以及超越摩爾定律三類，主要發(fā)展目標涵蓋了建立在摩爾定律基礎上的生產工藝特征尺寸的進一步微縮、以增加系統(tǒng)集成的多重功能為目標的芯片功能多樣化發(fā)展，以及通過三維封裝、系統(tǒng)級封裝等方式實現(xiàn)器件功能的融合和產品的多樣化。其中，面向延續(xù)摩爾定律方向，單芯片的集成規(guī)模呈現(xiàn)爆發(fā)性增長，為 EDA 工具的設計效率提出了更高的要求。面向擴展摩爾定律方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯片，EDA 工具需具備對復雜功能設計的更強支撐能力。面向超越摩爾定律方向，新工藝、新材料、新器件等的應用要求 EDA 工具的發(fā)展在仿真、驗證等關鍵環(huán)節(jié)實現(xiàn)方法學的創(chuàng)新。

后摩爾時代系統(tǒng)設計是 EDA 技術變化方向。在原有摩爾定律定義下，芯片性能提升主要來自工藝和架構，但工藝制程提升接近極限，摩爾定律顯著放緩。在此背景下，汽車、人工智能等領域的大型公司都開始定制自己的片上新系統(tǒng)，將其認定為自己差異化競爭的關鍵因素。因此，對于 EDA 廠商來說，把定位從芯片設計轉換到基于軟硬件協(xié)同的系統(tǒng)級設計是未來重要發(fā)展方向。

AI 和云技術促使 EDA 更加智能化和自動化。AI 智能化的目標是從現(xiàn)有的 EDA 使用過程中大幅減少芯片架構探索、設計、布局布線等重復性、低創(chuàng)造性工作的人力占比，利用 AI 算法進行自動架構探索、設計生成和物理設計。隨著芯片設計復雜度的提升，數(shù)據(jù)量和計算量直線上升，云技術的使用使得 EDA 軟件能夠具有彈性計算、安全儲存、快速更新等功能，從而滿足大數(shù)據(jù)量和計算量下的更高使用要求。

平臺化和服務化。現(xiàn)有 EDA 是“工具和 IP 集合包”，未來有望發(fā)展為 EDA 平臺，EDA 平臺化將更加方便設計、制造、測試、封裝上下游產業(yè)鏈相互溝通，共享資源。同時 EDA 平臺有望鏈接不同的設計、制造等廠商的橫向鏈接，促進生態(tài)建設。雖然智能化不斷提升，但仍需要人工支持提供服務，服務平臺的構建可以提供專業(yè)的咨詢和設計服務以及相關定制服務，從而滿足個性化的需求。

2.全球EDA市場寡頭壟斷，國產EDA市場快速增長

2.1. 全球 EDA 市場平穩(wěn)發(fā)展，三大巨頭壟斷

2020 年全球 EDA 市場規(guī)模為 115 億美元，已經進入平穩(wěn)發(fā)展期。根據(jù) ESDAlliance 數(shù)據(jù)，2020 年全球 EDA 市場規(guī)模為 115 億美元，2010-2020 年 10 年復合增速為 8%。根據(jù) Verified Market Research 數(shù)據(jù)，2028 年全球 EDA 市場規(guī)模有望達到 215.6 億美元，2020-2028 年 8 年復合增速為 8.21%。總體來看，全球 EDA 市場增速已經較為平穩(wěn)。

數(shù)字 IC 為 EDA 市場主要構成部分。從下游芯片市場情況來看，數(shù)字芯片占據(jù)大部分市場份額，根據(jù) WSTS 數(shù)據(jù)，2020 年數(shù)字芯片市場規(guī)模達到 3055.68 億美元，占整體集成電路市場的 84.59%。受下游需求的影響，數(shù)字 IC 構成了 EDA 市場的主要部分，根據(jù) ESD Alliance 數(shù)據(jù)，2019 年數(shù)字全流程 EDA 業(yè)務規(guī)模達到 36.04 億美元，占總體市場的 52.8%。

2.2. 中國 EDA 市場增長迅速，國產化率極低

與國際市場相比，中國 EDA 市場規(guī)模增速更快。根據(jù)賽迪智庫數(shù)據(jù)，2018 年，我國 EDA 市場總銷售額為 44.9 億元，而到 2020 年我國 EDA 市場銷售額已經達到 66.2 億 元，2 年復合增速為 21.42%，遠高于全球市場營收規(guī)模 2018-2020 年 2 年 9%的復合增速。

中國 EDA 市場國產化率極低，三大巨頭仍然壟斷。雖然中國 EDA 市場營收規(guī)模增速遠高于全球增速，但由于我國 EDA 廠商起步較晚，在產品性能與生態(tài)協(xié)同方面均處于劣勢，國內市場份額大多為國外廠商所占據(jù)。根據(jù)賽迪智庫和前瞻產業(yè)研究院數(shù)據(jù)，2020 年國際 EDA 三大巨頭 Synopsys，Cadence 和 Siemens EDA 在我國合計營收規(guī)模市 場份額占比為 78%，國產廠商占比不到 15%，國產化率極低，國產替代空間廣闊。

2.3. IP 業(yè)務是 EDA 新增長極

計算機輔助工程（CAE）和 IP 為 EDA 市場業(yè)務主要構成部分。EDA 市場業(yè)務主要可以細分為計算機輔助工程（CAE）、IC 物理設計及驗證、PCB 與多芯片模塊以及半導體 IP 核等。根據(jù) ESD Alliance 數(shù)據(jù)，從細分領域看，EDA 各細分領域營收占比基本 保持穩(wěn)定，2020 年占據(jù)市場規(guī)模較大的部分為 CAE 與 IP，兩者合計占比達到近 67%。其中 CAE（Computer Aided Engineering）主要包括電子系統(tǒng)級設計及綜合驗證、設計輸入、邏輯驗證、模擬和混合信號模擬器、形式驗證、時序/仿真分析以及測試/測試自動化設計。IP（Intellectual Property Core）是芯片設計圖中具有獨立功能電路模塊的成熟設計。設計師可以把成熟的 IP 模塊設計應用于多個復雜的芯片的電路設計圖中，能避免復雜和重復的設計工作，縮短設計周期，提高芯片設計的成功率。IP 業(yè)務從 2010 年開始在 EDA 市場營收占比開始不斷增長，到 2020 年已經達到 35.22%，成為了營收占比最大的 業(yè)務領域。

IP 已經成為海外 EDA 公司的重要收入。Synopsys 和 Cadence 的 IP 收入占總營收比重逐年增長，尤其是 Synopsys，2020 年，Synopsys 的 IP 收入占總營收比重已經達到 33%。Synopsys 對于 IP 業(yè)務的布局，更加穩(wěn)固了其在 EDA 市場全球領先的地位。三大 巨頭中的 Mentor Graphics 對于 IP 的定位不同，于 2004 年就選擇退出 IP 市場，也一定程度上導致了最終被 Siemens 收購的結局。

3.從美國EDA強盛之路看EDA產業(yè)發(fā)展規(guī)律

3.1. 政府支持是基石

美國國家科學基金每年提供大量資金支持。美國國家科學基金（NSF）主要負責促 進突破性的發(fā)現(xiàn)，據(jù) IEEE 數(shù)據(jù)，美國國家科學基金（NSF）在 1984 年至 2015 年間共 支持了 1190 個與 EDA 強相關的研究課題，每年投資額大約在 800 萬美元到 1200 萬美元。

半導體研究聯(lián)盟促進企業(yè)集中技術創(chuàng)新。除 NSF 外，半導體研究聯(lián)盟（SRC）也為美國 EDA 行業(yè)的發(fā)展提供了幫助。SRC 是世界領先的大學半導體和相關技術研究聯(lián)盟， 是推動美國半導體共性技術發(fā)展的關鍵性力量。其行業(yè)合作伙伴包括應用材料公司 AM、格羅方德 GLOBALFOUNDRIES、IBM、英特爾公司、美光科技公司、雷神公司、德州 儀器公司和聯(lián)合技術公司。SRC 在整合行業(yè)資源、專注于共性的“競爭前”領域起到了關鍵作用，各家 EDA 企業(yè)通過 SRC 將研究資金聚集起來集中力量進行產業(yè)共性技術創(chuàng)新。

NSF 與 SRC 相互合作幫助企業(yè)渡過初期難關。NSF 資助的 EDA 研究項目主要為剛剛起步、較為初期的階段，在項目技術成熟度逐漸提高后，SRC 成為了接棒者，繼續(xù)給予支持。EDA 是技術密集型行業(yè)，前期需要大量的研發(fā)投入，商業(yè)回報較小，需要像 NSF、SRC 這樣的政府機構給予支持。

美國 DARPA 實行 ERI 計劃為 EDA 企業(yè)持續(xù)賦能。為迎接后摩爾定律的挑戰(zhàn)，美國國防高級研究計劃局（DAPRA）于 2017 年啟動電子復興計劃（ERI），在隨后 2018- 2023 年內投資約 15 億美元，旨在解決半導體技術的發(fā)展瓶頸，2020 年美國兩黨兩院建議追加 20 億美元用于 ERI 計劃。ERI 計劃主要聚焦于三個重點方向：材料和集成、架構和設計，其中設計部分可以拆分為 IDEA 與 POSH 兩部分。2018 年 7 月，美國首屆 “ERI”峰會召開，會議選出了 ERI 第一批入圍扶持項目。其中，Cadence 獲得了 IDEA 項目 2410 萬美元的補貼，該項目致力于創(chuàng)建一個“無需人工參與”的芯片布局規(guī)劃生成器。Synopsys 獲得了 POSH 項目 610 萬美元的補貼，該項目旨在用開源的方式，實現(xiàn)復雜 SoC 的低成本設計。

注重大學研究，建立大學研究中心網(wǎng)絡，為大學提供充足資金支持。2013 年，SRC 公布了 STARnet 計劃，與美國國防部高級研究計劃局（DARPA）投資的大學研究中心 網(wǎng)絡，跨越 24 個州的 42 所大學，計劃在 2013-2018 年向六個大學研究中心投資 1.94 億 美元，重點研究下一代微電子技術。STARnet 計劃所研究的技術可能至少在未來 10-15 年內都不會具有商業(yè)可行性，但成員們將能夠對產生的 IP 進行再授權。STARnet 計劃 是對“焦點中心研究計劃(FCRP)”的延續(xù)。2008 年，全國共有 5 個 FCRP 中心，其中 GSRC 和 C2S2 中心與 EDA 項目直接相關，來自這兩個中心的與 EDA 相關的資金估計在 400 萬美元到 500 萬美元之間。同時在 2018 年 DARPA 發(fā)布的 ERI 第一批資助名單中，IDEA與 POSH 計劃提供給各入圍大學共計約 6000 萬美元

3.2. 人才、技術和生態(tài)是 EDA 行業(yè)的核心競爭要素

人才是 EDA 發(fā)展的核心。EDA 軟件涉及半導體、數(shù)學、芯片設計三方面知識，需要掌握這三方面知識的復合人才。根據(jù)新思科技中國區(qū)副總經理陳志昌先生所言，培養(yǎng)一個 EDA 人才不容易，從高校課題研究到能夠真正實踐從業(yè)，往往需要十年的時間。根據(jù)第 23 屆中國集成電路制造年會披露數(shù)據(jù)，全球 EDA 行業(yè)從業(yè)人數(shù)僅有 4 萬人左右，因此 EDA 人才培養(yǎng)體系十分重要。

以新思科技為例，新思科技注重人才培養(yǎng)，其人才培養(yǎng)戰(zhàn)略包括新思科技大學課程體系、新思科技大學計劃以及積極參與國家人才戰(zhàn)略等方面。新思科技開發(fā)了一套集成電路設計全套教程，包括 131 門本科及研究生課程、24 門訓練課程、37 門講座及實驗，適用于集成電路相關專業(yè)的大學本科和碩士研究生。從EDA人才培養(yǎng)成果上看，僅2019- 2020 年這一年時間內，已有 30000 人參與到了新思科技人才項目當中，20 所國內高校與新思科技建立了人才培養(yǎng)相關合作。

持續(xù)研發(fā)是 EDA 發(fā)展的動力。EDA 軟件是算法密集型的大型工業(yè)軟件系統(tǒng)，EDA 開發(fā)需要涉及到計算機、物理、數(shù)學等多方面知識。芯片設計更迭速度不斷加快，EDA 軟件公司需要不斷加大研發(fā)投入，確保自己技術領先。同時，EDA 巨頭們正是憑借大量 的知識產權保持領先地位。全球三大巨頭壟斷的格局在 2000 年后就較為穩(wěn)定，2010-2020 年三大巨頭營收年復合增速都接近 10%，但仍然保持著 30%-40%的研發(fā)費用率，個別年 份超過 40%。2020 年，Synopsys 和 Cadence 的研發(fā)費用分別高達 13 億和 10 億美元， 幾乎是 2020 年中國 EDA 市場銷售規(guī)模的兩倍。

3.3. 并購是 EDA 廠商擴張的重要手段

并購是 EDA 企業(yè)成長的最佳選擇。全球三大巨頭的成長史就是一部并購史，其中 全球 EDA 巨頭 Synopsys 自 1986 年成立至 2021 年 4 月，共完成 112 起收并購案。并購 在 EDA 行業(yè)如此興盛的原因有：

1）行業(yè)小細分領域繁多。根據(jù) ESD Alliance 和 WSTS 數(shù)據(jù)，2020 年全球 EDA 行業(yè)市場規(guī)模只有 115 億美元，相比于下游半導體行業(yè) 4404 億 美元的市場規(guī)模，是一個“小行業(yè)”，但由于 EDA 軟件要服務于芯片設計生產的整個產業(yè)鏈，EDA 的技術流程很長，需要種類繁多的點工具相互配合形成工具鏈，同時，客戶希望 EDA 廠商能夠提供整體解決方案。2）技術更新迭代速度快。在摩爾定律的驅動下，芯片更新?lián)Q代速度很快，新技術不斷涌現(xiàn)，作為上游設計軟件的 EDA 廠商每年也要投入大量的研發(fā)資金來適應技術的革新上，但還是會有很多創(chuàng)業(yè)公司創(chuàng)造出全新的點工具。行業(yè)小細分領域繁多，客戶又希望 EDA 廠商提供完整解決方案，于是 EDA 廠商在不斷想辦法補全自己產業(yè)鏈。但技術的快速迭代，行業(yè)內不斷有小公司帶著創(chuàng)新點工具出現(xiàn)，行業(yè)小導致自研技術去取代這些公司成本較高，并購是最佳選擇。

Cadence 通過并購成為一代霸主。Cadence 于 1989 年收購 Verilog 是其最為重要的一次并購，通過這次并購 Cadence 成功解決了復雜度帶來的芯片性能驗證問題，也標志著 EDA 從設計領域，拓展進入了軟件模擬和硬件仿真領域，設計與仿真能夠通過使用同一家公司的不同套軟件來完成。2001 年 Cadence 收購 Silicon Perspective，將 IC 布局工具和 SI 分析工具收入囊中，為下一代布局布線做技術儲備；2002 年收購 Simplex，補足寄生參數(shù)提取和分析方面的能力；同年收購 IBM 硬件仿真業(yè)務，真正占領硬件仿真高地。

Synopsys 通過并購超越 Cadence，鑄就全球 EDA 龍頭地位。縱觀 Synopsys 的發(fā)展歷史，不僅通過大量的并購完善了公司業(yè)務，實現(xiàn)了全流程覆蓋，同時也通過數(shù)次關鍵并購從而直接在與剩余兩大巨頭的競爭中脫穎而出，成為全球 EDA 龍頭。根據(jù)芯思想數(shù)據(jù)，2002 年，Synopsys 以 8.3 億美元收購與 Cadence 結束專利訴訟的 Avanti，從而成為 EDA 歷史上第一家可以提供頂級前后端完整 IC 設計方案的領先 EDA 工具商。這場收購改變了傳統(tǒng)上“Synopsys 占前端，Cadence 占后端”的格局，讓 Synopsys 在進入到 后摩爾定律時代之前完成基石技術的布局。

4.國產EDA星星之火可以燎原

4.1. 從中外對比看國產 EDA 現(xiàn)狀

海外 EDA 產品矩陣更全。從 EDA 產品矩陣的完整度來看，根據(jù)我們測算，EDA 工 具鏈大約有 40 個細分領域，國內廠商尚未如國際三大家一樣實現(xiàn) EDA 全流程、全細分領域的覆蓋。截至 2021 年 12 月，國產 EDA 龍頭華大九天，也僅能夠實現(xiàn)模擬芯片設計和平板設計全流程覆蓋，覆蓋率約為 40%，其他國產 EDA 廠商產品多為點工具，尚不能為客戶提供特定領域全流程產品服務。

海外 EDA 產品支持的工藝更先進。從 EDA 產品的技術先進性看，國際三大巨頭產 品能支持的最先進工藝已經達到 2nm，而國內廠商僅有部分產品支持較先進的工藝制程。如華大九天的模擬設計全流程工具中，僅有一款電路仿真工具支持 5nm 制程，其余僅支持 28nm 制程，思爾芯的 EDA 產品僅支持 10nm 制程。

IP 已經成為海外 EDA 公司的重要收入，但國產 EDA 公司尚未大規(guī)模布局。EDA 三巨頭中的 Synopsys 和 Cadence 同樣也是 IP 市場的巨頭，Synopsys 和 Cadence IP 市場 營收規(guī)模占有率為全球第二和第三，僅次于 ARM。相比之下，國產 EDA 廠商大多還在研制 EDA 工具，未布局 IP 產品。隨著集成電路產業(yè)的不斷發(fā)展，IP 的作用會愈發(fā)顯著，國內外的 EDA 公司在 IP 的發(fā)展上已經產生了較大差距。

海外 EDA 產品先發(fā)優(yōu)勢明顯，客戶粘性較高。從 20 世紀 70 年代，軟件被用于輔 助芯片設計算起，國外 EDA 產業(yè)已經發(fā)展近 50 年，先發(fā)優(yōu)勢明顯，技術、生態(tài)和客戶 使用習慣均較為完善。另外，2021 年先進制程芯片流片費用已經高達數(shù)億元人民幣， EDA 工具選擇關乎流片的成功率，客戶更換 EDA 工具帶來的風險極高，當客戶使用國 產 EDA 跑出數(shù)據(jù)與國際巨頭 EDA 工具不一致時，甚至需要國產廠商對結果進行解釋。

國內 EDA 專業(yè)人才數(shù)量匱乏，且多數(shù)任職于外資 EDA 企業(yè)。根據(jù)賽迪智庫數(shù)據(jù)， 2020 年我國 EDA 行業(yè)從業(yè)人員數(shù)量約為 4400 人，其中本土 EDA 企業(yè)總人數(shù)約2000 人。雖然相比 2018 年的 700 人有了大幅度的增長，但是相比于海外還是存 在較大差距。根據(jù)第 23 屆中國集成電路制造年會披露數(shù)據(jù)，全球 EDA 行業(yè)從業(yè) 人數(shù)在 4 萬人左右，而截至 2021 年 12 月，僅 Synopsys 員工數(shù)量就達到了 1.5 萬 人以上。

我國 EDA 儲備人才培養(yǎng)體系不夠完善。海外 EDA 培養(yǎng)體系較為成熟，2015 年， 美國 SRC 公布了 STARnet 計劃，計劃在五年內向六個大學研究中心投資 1.94 億美元， 其中多個項目直接與 EDA 相關。Synopsys 進入中國以來，已經與清華大學、東南大學、 華中科技大學等知名高校合作，為其提供軟件支持，成立合作交流中心。我國目前僅有 少數(shù)院校擁有 EDA 方向的研究和人才培養(yǎng)計劃，國產 EDA 公司與高校的合作也是剛剛 開始，人才培養(yǎng)體系還不夠完善。

4.2. EDA 國產化勢在必行

中美科技脫鉤，趨勢愈演愈烈。美國不僅繞開世界貿易組織，直接對正在崛起的中國施加額外貿易關稅，而且在科技領域也針對“中國制造 2025”等采取一系列限制措施，華為、中興通訊等均位列制裁名單。2019 年 5 月 16 日，美國商務部宣布將華為及 70 家關聯(lián)企業(yè)列入所謂的“實體清單”。如果沒有美國政府的批準，華為將無法向美國企業(yè)購買元器件。受此影響，多家國外供應商開始對華為實行“斷供”。美國對中國的壓力已經由經貿領域全面上升到科技領域，高新技術成為雙方爭奪的焦點。EDA 作為“半導體皇 冠上的明珠”，必然受到美國限制，華為目前已經停止了與國際三大巨頭的合作，自主研 發(fā) EDA 已經勢在必行。

華為四度落子國產 EDA 企業(yè)，重要程度可見一斑。自 2020 年 12 月以來，華為旗下哈勃投資已經投資了四家國產 EDA 公司，包括射頻全流程工具提供商九同方微電子、專注于工業(yè)設計和仿真的無錫飛譜電子、專注于邏輯綜合和物理設計的立芯軟件及專注于數(shù)字前端形式驗證的阿卡思微，均為在各細分點工具領域領先的國內 EDA 廠商。

4.3. 三十年發(fā)展，EDA 國產之火點亮

國產 EDA 歷經三十余年艱難發(fā)展，迎來政策和資本支持。EDA 的國產之路起于 20 世紀 80 年代，20 世紀 90 年代初，中國歷史上第一款具有自主知識產權的 EDA 工具“熊貓”誕生，并獲得多個國際大獎。但隨后國外 EDA 廠商進入中國，在“造不如買”思潮下，國產 EDA 產業(yè)陷入了十幾年的沉寂。直到 2008 年國家“核高基”項目將 EDA 列入其中，國產 EDA 產業(yè)才重新煥發(fā)生機。同時，中興、華為事件使人們意識到關鍵基 礎技術的重要性，資本市場也開始關注 EDA 行業(yè)。根據(jù)芯思想研究院數(shù)據(jù)，2020 年 EDA 行業(yè)融資次數(shù)已經達到 16 次，遠超 2010 年的 1 次。

國產 EDA 行業(yè)逐漸壯大，星火已現(xiàn)燎原之勢。在國家政策與資本雙重支持下，國 產 EDA 廠商數(shù)目不斷增加。根據(jù)芯思想研究院數(shù)據(jù)，2020 年國內已有約 49 家 EDA 企業(yè)，比如華大九天、芯華章、芯愿景、廣立微、概倫電子、思爾芯等，截至 2021 年 12 月 30 日，國內已有 4 家企業(yè)申請 IPO，其中，概倫電子已經上市。這些國產 EDA 廠商 從各個細分領域進行技術突破，其中華大九天已經可以提供模擬芯片設計全流程的 EDA 產品。根據(jù)賽迪智庫數(shù)據(jù)，2018-2020 年中國 EDA 市場營收國產化份額逐步由 6%提升 至 11%，國產化步伐逐步加快，星星之火已現(xiàn)燎原之勢。